2622 #4

Docket No.

200784US2/mmb

IN THE UNITED STATES PATENT AND TRADEMARK OFF

IN RE APPLICATION OF: Hiroaki FUKUDA, et al.

GAU:

2622

SERIAL NO: 09/735,649

EXAMINER:

FILED:

December 14, 2000

FOR:

METHOD AND APPARATUS FOR IMAGE PROCESSING, AND A COMPUTER PROPERTY

REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

SIR:

- □ Full benefit of the filing date of U.S. Application Serial Number [US App No], filed [US App Dt], is claimed pursuant to the provisions of 35 U.S.C. §120.
- ☐ Full benefit of the filing date of U.S. Provisional Application Serial Number, filed, is claimed pursuant to the provisions of 35 U.S.C. §119(e).
- Applicants claim any right to priority from any earlier filed applications to which they may be entitled pursuant to the provisions of 35 U.S.C. §119, as noted below.

In the matter of the above-identified application for patent, notice is hereby given that the applicants claim as priority:

<u>EOUNTRY</u>

APPLICATION NUMBER

MONTH/DAY/YEAR

JAPAN

11-353974

December 14, 1999

Certified copies of the corresponding Convention Application(s)

are submitted herewith

RECEIVED

□ will be submitted prior to payment of the Final Fee

MAR 0 2 7001

were filed in prior application Serial No. filed

- were submitted to the International Bureau in PCT Application Number. Receipt of the certified copies by the International Bureau in a timely manner under PCT Rule 17.1(a) has been acknowledged as evidenced by the attached PCT/IB/304.
- ☐ (A) Application Serial No.(s) were filed in prior application Serial No. filed ; and
 - (B) Application Serial No.(s)
 - are submitted herewith
 - will be submitted prior to payment of the Final Fee

Respectfully Submitted,

OBLON, SPIVAK, McCLELLAND, MAIER & NEUSTADT, P.C.

Marvin J. Spivak

Registration No. 24.913

Joseph A. Scafetta, Jr. Registration No. 26,803

Best Available Copy

Fax. (703) 413-2220

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されて る事項と同一であることを証明する。

his is to certify that the annexed is a true copy of the following application as filed this Office.

願年月日 te of Application:

1999年12月14日

願番号 lication Number:

平成11年特許顯第353974号

顧 人 cant (s):

株式会社リコー

RECEIVED

MAR 0 2 2001


Technology Center 2000

CERTIFIED COPY OF PRIORITY DOCUMENT

2000年12月 1日

特 許 庁 長 官 Commissioner, Patent Office





特平11-353974

【書類名】

特許願

【整理番号】

9901558

【提出日】

平成11年12月14日

【あて先】

特許庁長官殿

【国際特許分類】

H04N 1/40

【発明の名称】

画像処理装置、画像処理方法およびその方法をコンピュ

ータに実行させるプログラムを記録したコンピュータ読

み取り可能な記録媒体

【請求項の数】

7

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

福田 拓章

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

波塚 義幸

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

宮崎 慎也

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

樗木 杉高

【発明者】

【住所又は居所】

東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

佐藤 多加子

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

石井 理恵

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

特平11-353974

【氏名】

刀根 剛治

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

川本 啓之

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

宮崎 秀人

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

吉澤 史男

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

高橋 祐二

【発明者】

【住所又は居所】 東京都大田区中馬込1丁目3番6号 株式会社リコー内

【氏名】

野水 泰之

【特許出願人】

【識別番号】

000006747

【氏名又は名称】 株式会社リコー

【代理人】

【識別番号】 100104190

【弁理士】

【氏名又は名称】 酒井 昭徳

【手数料の表示】

【予納台帳番号】 041759

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

特平11-353974

【物件名】

要約書 1

【包括委任状番号】 9810808

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 画像処理装置、画像処理方法およびその方法をコンピュータに 実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体

【特許請求の範囲】

【請求項1】 画像に基づいて作成されたディジタル信号である画像データ を顕像として出力できるように処理し、複数の画像形成動作を実現できるプログ ラマブルな画像処理手段と、

前記画像データを記憶する画像データ記憶部に対する画像データのアクセスを 一括して管理する画像データ記憶管理手段と、

前記画像データを伝送するデータバスと前記画像処理手段による画像処理に用いられる処理ユニットとの間の画像データの伝送を一括して管理する画像データ 伝送管理手段と、

を備え、

前記画像処理手段は、

SIMD (Single Instruction stream Multiple Date stream) 型のデータ演算手段と、

前記データ演算手段による画像処理に使用される複数のメモリーと、

前記複数のメモリーを制御するメモリーコントローラーと、

前記複数のメモリーの接続を制御するメモリースイッチと、

画像データを入出力する複数のデータバスと、

前記複数のデータバスと前記データ演算手段との接続を制御するバススイッチ と、

前記データ演算手段を補助する補助演算手段と、

を備えたことを特徴とする画像処理装置。

【請求項2】 前記メモリーコントローラーおよびメモリースイッチは、前記複数のメモリーを前記データ演算手段に対して選択的に接続し、前記複数の画像形成動作のうちの各画像形成動作にあてられるメモリー容量を変更することを特徴とする請求項1に記載の画像処理装置。

【請求項3】 前記メモリーコントローラーおよびバススイッチは、前記複

数のデータバスを制御し、前記複数の画像形成動作のうちの各画像形成動作にあてられる画像データの転送幅を変更することを特徴とする請求項1または2に記載の画像処理装置。

【請求項4】 前記補助演算手段のうちの少なくとも一つが、逐次演算処理を実行する非SIMD型の構成を有することを特徴とする請求項1~3のいずれか一つに記載の画像処理装置。

【請求項5】 SIMD型のデータ演算手段と、前記データ演算手段による 画像処理に使用される複数のメモリーと、前記複数のメモリーを制御するメモリ ーコントローラーと、前記複数のメモリーの接続を制御するメモリースイッチと を有し、複数の画像形成動作を実現できるプログラマブルな画像処理手段上で、 画像に基づくディジタル信号としての画像データを顕像として出力できるように 処理する画像処理方法であって、

前記メモリーコントローラーおよびメモリースイッチによって前記複数のメモリーを前記データ演算手段に対して選択的に接続し、前記複数の画像形成動作のうちの各画像形成動作にあてられるメモリー容量を変更する容量変更工程を含んだことを特徴とする画像処理方法。

【請求項6】 SIMD型のデータ演算手段と、前記データ演算手段による画像処理に使用される複数のメモリーと、前記複数のメモリーを制御するメモリーコントローラーと、前記複数のメモリーの接続を制御するメモリースイッチと、画像データを入出力する複数のデータバスと、前記複数のデータバスと前記データ演算手段との接続を制御するバススイッチと、前記データ演算手段を補助する補助演算手段とを有し、複数の画像形成動作を実現できるプログラマブルな画像処理手段上で、画像に基づくディジタル信号としての画像データを顕像として出力できるように処理する画像処理方法であって、

前記メモリーコントローラーおよびバススイッチによって前記複数のデータバスと前記複数のメモリーとを制御し、前記複数の画像形成動作のうちの各画像形成動作にあてられる画像データの転送幅を変更するデータバス幅変更工程を含んだこと特徴とする画像処理方法。

【請求項7】 前記請求項5および請求項6に記載された方法をコンピュー

タに実行させるプログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、ディジタル信号で表される画像データに基づいて形成された画像 を出力する画像処理装置、画像処理方法およびその方法をコンピュータに実行さ せるプログラムを記録したコンピュータ読み取り可能な記録媒体に関する。

[0002]

【従来の技術】

現在、コピー機、ファクシミリ、プリンター、スキャナーといった画像処理装置の複合機として構成された、いわゆるMFP (Multi Function Printer)と呼ばれる画像処理装置がある。このようなMFPの画像処理部に、SIMD (Single Instruction stream Multiple Date stream)型の演算処理部と補助的な演算処理部とを組み合わせて使用することにより、高速、かつプログラマブルに画像を処理する技術が特開平9-282305号公報に記載されている。

[0003]

【発明が解決しようとする課題】

しかしながら、上記従来技術における画像処理装置にあっては、画像処理の内容に応じてSIMD型演算処理部と他の演算処理部とを使い分けることができるものの、演算処理に使用されるメモリー容量や入出力データのデータ幅は、画像処理の内容に応じて適正に変更されるものではない。このため、複数の画像形成動作を同時に実現する際に、画像処理装置の資源をより有効に活用するには未だ改善の余地がある。

[0004]

すなわち、たとえばコピー、あるいはファクシミリといった異なる画像形成動作を並行しておこなった場合、各々の画像形成動作(動作モード)のうち、より 大きなメモリー容量を必要とする動作モードについてはメモリーが不足する。そ の一方で、比較的小さなメモリー容量で済む動作モードについては、メモリーに 必要以上の余裕が残るといったことが起こり得る。

[0005]

また、異なる動作モードの処理を並行しておこなった場合、各々の動作モードのうち、より大きなデータ転送幅を必要とする動作モードについては十分なデータ転送速度が得られない。その一方で、比較的小さなデータ転送幅で済む動作モードについては、必要以上の高速度でデータ転送がおこなわれるといったことも起こり得る。

[0006]

この発明は、上述した従来技術による問題点を解消するため、複数の動作モードにおける各動作モードのデータ形態に柔軟に対応することにより、多機能画像処理装置の資源の有効活用を図り、システム全体として最適な制御が可能な画像処理装置、画像処理方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体を提供することを目的とする

[0007]

【課題を解決するための手段】

上述した課題を解決し、目的を達成するため、請求項1に記載の発明にかかる画像処理装置は、画像に基づいて作成されたディジタル信号である画像データを顕像として出力できるように処理し、複数の画像形成動作を実現できるプログラマブルな画像処理手段と、前記画像データを記憶する画像データ記憶部に対する画像データのアクセスを一括して管理する画像データ記憶管理手段と、前記画像データを伝送するデータバスと前記画像処理手段による画像処理に用いられる処理ユニットとの間の画像データの伝送を一括して管理する画像データ伝送管理手段と、を備え、前記画像処理手段は、SIMD型のデータ演算手段と、前記データ演算手段による画像処理に使用される複数のメモリーと、前記複数のメモリーを制御するメモリーコントローラーと、前記複数のメモリーの接続を制御するメモリースイッチと、画像データを入出力する複数のデータバスと、前記複数のデータバスと前記データ演算手段との接続を制御するバススイッチと、前記データ

演算手段を補助する補助演算手段と、を備えたことを特徴とする。

[0008]

この請求項1に記載の発明によれば、複数の画像形成動作を実現できる画像処理手段を有する画像処理装置に、このうちの画像処理を複数のデータに対して同時に実行するSIMD型のデータ演算手段を設けることができる。

[0009]

また、請求項2に記載の発明にかかる画像処理装置は、前記メモリーコントローラーおよびメモリースイッチは、前記複数のメモリーを前記データ演算手段に対して選択的に接続し、前記複数の画像形成動作のうちの各画像形成動作にあてられるメモリー容量を変更することを特徴とする。

[0010]

この請求項2に記載の発明によれば、画像処理装置においておこなわれる各画 像形成動作ごとに、使用されるメモリー容量を変更することができる。

[0011]

また、請求項3に記載の発明にかかる画像処理装置は、前記メモリーコントローラーおよびバススイッチは、前記複数のデータバスを制御し、前記複数の画像形成動作のうちの各画像形成動作にあてられる画像データの転送幅を変更することを特徴とする。

[0012]

この請求項3に記載の発明によれば、画像処理装置においておこなわれる各画 像形成動作ごとに、画像データの転送幅を変更することができる。

[0013]

また、請求項4に記載の発明にかかる画像処理装置は、前記補助演算手段のうちの少なくとも一つが、逐次演算処理を実行する非SIMD型の構成を有することを特徴とする。

[0014]

この請求項4に記載の発明によれば、一つの画像処理装置が、SIMD型の演算手段と、非SIMD型の演算手段との両方を備えることができるようになる。

[0015]

また、請求項5に記載の発明にかかる画像処理方法は、SIMD型のデータ演算手段と、前記データ演算手段による画像処理に使用される複数のメモリーと、前記複数のメモリーを制御するメモリーコントローラーと、前記複数のメモリーの接続を制御するメモリースイッチとを有し、複数の画像形成動作を実現できるプログラマブルな画像処理手段上で、画像に基づくディジタル信号としての画像データを顕像として出力できるように処理する画像処理方法であって、前記メモリーコントローラーおよびメモリースイッチによって前記複数のメモリーを前記データ演算手段に対して選択的に接続し、前記複数の画像形成動作のうちの各画像形成動作にあてられるメモリー容量を変更する容量変更工程を含んだことを特徴とする。

[0016]

この請求項5に記載の発明によれば、複数の画像形成動作を実現できる画像処理装置において、このうちの画像処理を複数のデータに対して同時に実行することができる。また、画像処理装置においておこなわれる各画像形成動作ごとに、使用されるメモリー容量を変更することができる。

[0017]

また、請求項 6 に記載の発明にかかる画像処理方法は、SIMD型のデータ演算手段と、前記データ演算手段による画像処理に使用される複数のメモリーと、前記複数のメモリーを制御するメモリーコントローラーと、前記複数のメモリーの接続を制御するメモリースイッチと、画像データを入出力する複数のデータバスと、前記複数のデータバスと前記データ演算手段との接続を制御するバススイッチと、前記データ演算手段を補助する補助演算手段とを有し、複数の画像形成動作を実現できるプログラマブルな画像処理手段上で、画像に基づくディジタル信号としての画像データを顕像として出力できるように処理する画像処理方法であって、前記メモリーコントローラーおよびバススイッチによって前記複数のデータバスと前記複数のメモリーとを制御し、前記複数の画像形成動作のうちの各画像形成動作にあてられる画像データの転送幅を変更するデータバス幅変更工程を含んだこと特徴とする。

[0018]

この請求項6に記載の発明によれば、複数の画像形成動作を実現できる画像処理装置において、このうちの画像処理を複数のデータに対して同時に実行することができる。また、画像処理装置においておこなわれる各画像形成動作ごとに、画像データの転送幅を変更することができる。

[0019]

また、請求項7に記載の発明にかかる記憶媒体は、請求項5および6に記載された方法をコンピュータに実行させるプログラムを記録したことで、そのプログラムが機械読み取り可能となり、これによって、請求項5および6の動作をコンピュータによって実現することができる。

[0020]

【発明の実施の形態】

以下に添付図面を参照して、この発明にかかる画像処理装置、画像処理方法、 およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ 読み取り可能な記録媒体の好適な実施の形態を詳細に説明する。

[0021]

まず、本実施の形態にかかる画像処理装置の原理について説明する。図1は、 この発明の本実施の形態にかかる画像処理装置の構成を機能的に示すブロック図 である。図1において、画像処理装置は、以下に示す5つのユニットを含む構成 である。

[0022]

上記5つのユニットとは、画像データ制御ユニット100と、画像データを読み取る画像読取ユニット101と、画像を蓄積する画像メモリーを制御して画像データの書き込み/読み出しをおこなう画像メモリー制御ユニット102と、画像データに対し加工編集等の画像処理を施す画像処理ユニット103と、画像データを転写紙等に書き込む画像書込ユニット104と、である。

[0023]

上記各ユニットは、画像データ制御ユニット100を中心に構成されている。 すなわち、画像読取ユニット101、画像メモリー制御ユニット102、画像処 理ユニット103、画像書込ユニット104は、いずれも画像データ制御ユニッ ト100に接続されている。以下、この各ユニットについて、それぞれ説明する

[0024]

(画像データ制御ユニット100)

画像データ制御ユニット100によりおこなわれる処理としては以下のような ものがある。

[0025]

- (1) データのバス転送効率を向上させるためのデータ圧縮処理(一次圧縮)
- (2) 一次圧縮データの画像データへの転送処理、
- (3) 画像合成処理(複数ユニットからの画像データを合成することが可能である。また、データバス上での合成も含む。)、
 - (4) 画像シフト処理(主走査および副走査方向の画像のシフト)、
 - (5) 画像領域拡張処理(画像領域を周辺へ任意量だけ拡大することが可能)
 - (6) 画像変倍処理(たとえば、50%または200%の固定変倍)、
 - (7) パラレルバス・インターフェース処理、
- (8) シリアルバス・インターフェース処理(後述するプロセス・コントロー ラー211とのインターフェース)、
 - (9) パラレルデータとシリアルデータのフォーマット変換処理、
- (10) 画像読取ユニット101とのインターフェース処理、
- (11) 画像処理ユニット103とのインターフェース処理、

等である。

[0026]

(画像読取ユニット101)

画像読取ユニット101によりおこなわれる処理としては以下のようなものが ある。

[0027]

(1) 光学系による原稿反射光の読み取り処理、

- (2) CCD (Charge Coupled Device:電荷結合素子) での電気信号への変換処理、
 - (3) A/D変換器でのディジタル化処理、
 - (4)シェーディング補正処理(光源の照度分布ムラを補正する処理)、
- (5) スキャナーγ補正処理(読み取り系の濃度特性を補正する処理)、 等である。

[0028]

(画像メモリー制御ユニット102)

画像メモリー制御ユニット102によりおこなわれる処理としては以下のよう なものがある。

[0029]

- (1)システム・コントローラーとのインターフェース制御処理、
- (2) パラレルバス制御処理(パラレルバスとのインターフェース制御処理)
- (3)ネットワーク制御処理、
- (4) シリアルバス制御処理(複数の外部シリアルポートの制御処理)、
- (5) 内部バスインターフェース制御処理(操作部とのコマンド制御処理)、
- (6) ローカルバス制御処理(システム・コントローラーを起動させるための ROM、RAM、フォントデータのアクセス制御処理)、
- (7) メモリー・モジュールの動作制御処理(メモリー・モジュールの書き込み/読み出し制御処理等)、
- (8) メモリー・モジュールへのアクセス制御処理(複数のユニットからのメモリー・アクセス要求の調停をおこなう処理)、
- (9) データの圧縮/伸張処理(メモリー有効活用のためのデータ量の削減するための処理)、
- (10) 画像編集処理(メモリー領域のデータクリア、画像データの回転処理、 メモリー上での画像合成処理等)、 等である。

[0030]

(画像処理ユニット103)

画像処理ユニット103によりおこなわれる処理としては以下のようなものが ある。

[0031]

- (1)シェーディング補正処理(光源の照度分布ムラを補正する処理)、
- (2) スキャナーγ補正処理(読み取り経の濃度特性を補正する処理)、
- (3) MTF補正処理、
- (4) 平滑処理、
- (5) 主走査方向の任意変倍処理、
- (6) 濃度変換(γ変換処理: 濃度ノッチに対応)、
- (7) 単純多値化処理、
- (8) 単純二値化処理、
- (9) 誤差拡散処理、
- (10) ディザ処理、
- (11) ドット配置位相制御処理(右寄りドット、左寄りドット)、
- (12) 孤立点除去処理、
- (13) 像域分離処理(色判定、属性判定、適応処理)、
- (14)密度変換処理、

等である。

[0032]

(画像書込ユニット104)

画像書込ユニット104によりおこなわれる処理としては以下のようなものが ある。

[0033]

- (1) エッジ平滑処理(ジャギー補正処理)、
- (2)ドット再配置のための補正処理、
- (3) 画像信号のパルス制御処理、
- (4) パラレルデータとシリアルデータのフォーマット変換処理、

等である。

[0034]

(ディジタル複合機のハードウエア構成)

つぎに、本実施の形態にかかる画像処理装置がディジタル複合機を構成する場合のハードウエア構成について説明する。図2は本実施の形態にかかる画像処理 装置のハードウエア構成の一例を示すブロック図である。

[0035]

図2のブロック図において、本実施の形態にかかる画像処理装置は、読取ユニット201と、センサー・ボード・ユニット202と、画像データ制御部203と、画像処理プロセッサー204と、ビデオ・データ制御部205と、作像ユニット(エンジン)206とを備える。また、本実施の形態にかかる画像処理装置は、シリアルバス210を介して、プロセス・コントローラー211と、RAM212と、ROM213とを備える。

[0036]

上記した構成のうち、画像処理プロセッサー204は、画像に基づいて作成されたディジタル信号である画像データを顕像として出力できるように処理し、複数の画像形成動作を実現できるプログラマブルな画像処理手段である。また、画像データ制御部203は、画像データを伝送するデータバスと画像処理プロセッサー204による画像処理に用いられる処理ユニットとの間の画像データの伝送を一括して管理する画像データ伝送管理手段である。なお、本発明は、画像処理プロセッサー204にの構成については、図3以降の図面を用いて詳細に説明するものとする。

[0037]

また、本実施の形態にかかる画像処理装置は、パラレルバス220を介して、画像メモリー・アクセス制御部221とファクシミリ制御ユニット224とを備え、さらに、画像メモリー・アクセス制御部221に接続されるメモリー・モジュール222と、システム・コントローラー231と、RAM232と、ROM233と、操作パネル234とを備える。このような構成のうち、画像メモリー・アクセス制御部221、メモリー・モジュール222が、RAM212、ROM213に対する画像データのアクセスを一括して管理する画像データ記憶管理

手段である。

[0038]

ここで、上記各構成部と、図1に示した各ユニット100~104との関係について説明する。すなわち、読取ユニット201およびセンサー・ボード・ユニット202により、図1に示した画像読取ユニット101の機能を実現する。また同様に、画像データ制御部203により、画像データ制御ユニット100の機能を実現する。また同様に、画像処理プロセッサー204により画像処理ユニット103の機能を実現する。

[0039]

また同様に、ビデオ・データ制御部205および作像ユニット(エンジン)206により画像書込ユニット104を実現する。また同様に、画像メモリー・アクセス制御部221およびメモリー・モジュール222により画像メモリー制御コニット102を実現する。

[0040]

つぎに、各構成部の内容について説明する。原稿を光学的に読み取る読取ユニット201は、ランプとミラーとレンズから構成され、原稿に対するランプ照射の反射光をミラーおよびレンズにより受光素子に集光する。

[0041]

受光素子、たとえばCCDは、センサー・ボード・ユニット202に搭載され、CCDにおいて電気信号に変換された画像データはディジタル信号に変換された後、センサー・ボード・ユニット202から出力(送信)される。

[0042]

センサー・ボード・ユニット202から出力(送信)された画像データは画像 データ制御部203に入力(受信)される。機能デバイス(処理ユニット)およ びデータバス間における画像データの伝送は画像データ制御部203がすべて制 御する。

[0043]

画像データ制御部203は、画像データに関し、センサー・ボード・ユニット 202、パラレルバス220、画像処理プロセッサー204間のデータ転送、画 像データに対するプロセス・コントローラー211と画像処理装置の全体制御を 司るシステム・コントローラー231との間の通信をおこなう。また、RAM2 12はプロセス・コントローラー211のワークエリアとして使用され、ROM 213はプロセス・コントローラー211のブートプログラム等を記憶している

[0044]

センサー・ボード・ユニット202から出力(送信)された画像データは、画像データ制御部203を経由して画像処理プロセッサー204に転送(送信)され、光学系およびディジタル信号への量子化にともなう信号劣化(スキャナー系の信号劣化とする)を補正し、再度、画像データ制御部203へ出力(送信)される。

[0045]

画像メモリー・アクセス制御部221は、メモリー・モジュール222に対する画像データの書き込み/読み出しを制御する。また、パラレルバス220に接続される各構成部の動作を制御する。また、RAM232はシステム・コントローラー231のワークエリアとして使用され、ROM233はシステム・コントローラー231のブートプログラム等を記憶している。

[0046]

操作パネル234は、画像処理装置がおこなうべき処理を入力する。たとえば、処理の種類(複写、ファクシミリ送信、画像読込、プリント等)および処理の 枚数等を入力する。これにより、画像データ制御情報の入力をおこなうことがで きる。なお、ファクシミリ制御ユニット224の内容については後述する。

[0047]

つぎに、読み取った画像データには、メモリー・モジュール222に蓄積して 再利用するジョブと、メモリー・モジュール222に蓄積しないジョブとがあり 、それぞれの場合について説明する。メモリー・モジュール222に蓄積する例 としては、1枚の原稿について複数枚を複写する場合に、読取ユニット201を 1回だけ動作させ、読取ユニット201により読み取った画像データをメモリー ・モジュール222に蓄積し、蓄積された画像データを複数回読み出すという方 法がある。

[0048]

メモリー・モジュール222を使わない例としては、1枚の原稿を1枚だけ複写する場合に、読み取り画像データをそのまま再生すればよいので、画像メモリー・アクセス制御部221によるメモリー・モジュール222へのアクセスをおこなう必要はない。

[0049]

まず、メモリー・モジュール222を使わない場合、画像処理プロセッサー204から画像データ制御部203へ転送されたデータは、再度画像データ制御部203から画像処理プロセッサー204へ戻される。画像処理プロセッサー204においては、センサー・ボード・ユニット202におけるCCDによる輝度データを面積階調に変換するための画質処理をおこなう。

[0050]

画質処理後の画像データは画像処理プロセッサー204からビデオ・データ制御部205に転送される。面積階調に変化された信号に対し、ドット配置に関する後処理およびドットを再現するためのパルス制御をおこない、その後、作像ユニット206において転写紙上に再生画像を形成する。

[0051]

つぎに、メモリー・モジュール222に蓄積し画像読み出し時に付加的な処理、たとえば画像方向の回転、画像の合成等をおこなう場合の画像データの流れについて説明する。画像処理プロセッサー204から画像データ制御部203へ転送された画像データは、画像データ制御部203からパラレルバス220を経由して画像メモリー・アクセス制御部221に送られる。

[0052]

ここでは、システム・コントローラー231の制御に基づいて画像データとメモリー・モジュール222のアクセス制御、外部PC(パーソナル・コンピューター)223のプリント用データの展開、メモリー・モジュール222の有効活用のための画像データの圧縮/伸張をおこなう。

[0053]

画像メモリー・アクセス制御部221へ送られた画像データは、データ圧縮後メモリー・モジュール222へ蓄積され、蓄積された画像データは必要に応じて読み出される。読み出された画像データは伸張され、本来の画像データに戻し画像メモリー・アクセス制御部221からパラレルバス220を経由して画像データ制御部203へ戻される。

[0054]

画像データ制御部203から画像処理プロセッサー204への転送後は画質処理、およびビデオ・データ制御部205でのパルス制御をおこない、作像ユニット206において転写紙上に再生画像を形成する。

[0055]

画像データの流れにおいて、パラレルバス220および画像データ制御部203でのバス制御により、ディジタル複合機の機能を実現する。ファクシミリ送信機能は読み取られた画像データを画像処理プロセッサー204にて画像処理を実施し、画像データ制御部203およびパラレルバス220を経由してファクシミリ制御ユニット224へ転送する。ファクシミリ制御ユニット224にて通信網へのデータ変換をおこない、公衆回線(PN)225へファクシミリデータとして送信する。

[0056]

一方、受信されたファクシミリデータは、公衆回線(PN)225からの回線 データをファクシミリ制御ユニット224にて画像データへ変換され、パラレル バス220および画像データ制御部203を経由して画像処理プロセッサー20 4へ転送される。この場合、特別な画質処理はおこなわず、ビデオ・データ制御 部205においてドット再配置およびパルス制御をおこない、作像ユニット20 6において転写紙上に再生画像を形成する。

[0057]

複数ジョブ、たとえば、コピー機能、ファクシミリ送受信機能、プリンター出力機能が並行に動作する状況において、読取ユニット201、作像ユニット206およびパラレルバス220の使用権のジョブへの割り振りをシステム・コントローラー231およびプロセス・コントローラー211において制御する。

[0058]

プロセス・コントローラー211は画像データの流れを制御し、システム・コントローラー231はシステム全体を制御し、各リソースの起動を管理する。また、ディジタル複合機の機能選択は操作パネル(操作部)234において選択入力し、コピー機能、ファクシミリ機能等の処理内容を設定する。

[0059]

システム・コントローラー231とプロセス・コントローラー211は、パラレルバス220、画像データ制御部203およびシリアルバス210を介して相互に通信をおこなう。具体的には、画像データ制御部203内においてパラレルバス220とシリアルバス210とのデータ・インターフェースのためのデータフォーマット変換をおこなうことにより、システム・コントローラー231とプロセス・コントローラー211間の通信をおこなう。

[0060]

図3は、本発明の画像処理プロセッサー204の構成を説明するための図である。図示した画像処理プロセッサー204は、SIMD型のデータ演算処理部300を有している。なお、SIMDとは、複数のデータに対し、単一の命令を並列に実行させるもので、複数のPE(プロセッサー・エレメント)より構成される。ここで、SIMD型プロセッサーの概略構成を図4に示し、説明する。

[0061]

SIMD型プロセッサーは、図4に示したように、それぞれのPEがデータを格納するレジスター(Reg) 401、他のPEのレジスターをアクセスするためのマルチプレクサー(MUX) 402、バレルシフター(Shift Expand) 403、論理演算器(ALU) 404、論理結果を格納するアキュムレーター(A) 405、アキュムレーター405の内容を一時的に退避させるテンポラリー・レジスター(F) 406から構成される。

[0062]

各レジスター401はアドレスバスおよびデータバス(リード線およびワード線) に接続されており、処理を規定する命令コード、処理の対象となるデータを格納する。レジスター401の内容は論理演算器404に入力され、演算処理結

果はアキュムレーター405に格納される。結果をPE外部に取り出すために、 テンポラリー・レジスター406に一旦退避させる。テンポラリー・レジスター 406の内容を取り出すことにより、対象データに対する処理結果が得られる。

[0063]

命令コードは各PEに同一内容で与え、処理の対象データをPEごとに異なる 状態で与え、隣接PEのレジスター401の内容をマルチプレクサー402にお いて参照することで、演算結果は並列処理され、各アキュムレーター405に出 力される。

[0064]

たとえば、画像データ1ラインの内容を各画素ごとにPEに配置し、同一の命令コードで演算処理させれば、1画素ずつ逐次処理するよりも短時間で1ライン分の処理結果が得られる。特に、空間フィルター処理、シェーディング補正処理はPEごとの命令コードは演算式そのもので、PE全てに共通に処理を実施することができる。

[0065]

図3において、画像処理プロセッサー204は、さらに、このようなSIMD型のデータ演算処理部300の画像処理に使用される複数のメモリーであるRAM307と、このRAM307のそれぞれを制御するメモリーコントローラー305b(図中メモコンAと記す)、またはメモリーコントローラー305b(図中メモコンBと記す)と、RAM307の接続を制御するメモリースイッチ301a,301b,301c,301dと、画像処理プロセッサー204に画像データを入出力するデータ入出力用バス306a,306b,306c,306d,306eと、データ入出力用バス306a,306b,306c,306d,306eとデータ演算処理部300との接続を制御するバススイッチ302a,302b,302cを備えている。

[0066]

なお、データ入出力用バス306a,306b,306c,306d,306 eには、画像データとともに、画像データ制御部203と授受される制御信号も 入出力している。 [0067]

また、画像処理プロセッサー204は、このようなデータ演算処理部300を 補助する補助演算処理部309a,309bを備えていて、このうちの少なくと も一つが、逐次演算処理を実行する非SIMD型の構成を有している。非SIM D型の補助演算処理部309a,309bは、SIMD型のデータ演算処理部3 00では処理時間や工程数にとって不利な画像処理演算、たとえば、注目画素に 対する周囲画素パターンを複数照らし合わせてマッチングさせる処理をおこなう ように設けられた構成である。

[0068]

図5は、このような補助演算処理部の動作について具体的に説明する図である。本実施の形態では、補助演算処理部309a(補助演算処理部309bについても同様)を、IIR型フィルタのシステム構成とした。図示したように、IIR型フィルタで用いられる演算式は、以下のように表される。

[0069]

$$ODn = (1 - K) \times ODn - 1 + K \cdot IDn \qquad \cdots \qquad (1)$$

- ODn: 演算後の画素濃度
- ODn-1:一つ前の画素データを用いての演算結果
- IDn:現画素データ

[0070]

式(1)および図5から明らかなように、演算後の濃度ODnは、一つ前の画素データを用いての演算結果ODn-1と現画素データIDnの値から求められる。一般的にIIR型フィルタは、現画素より以前に処理された画素を用いた演算結果を使用して現画素についての演算をおこなう、いわゆる逐次変換をおこなうための専用の回路である。本実施の形態における画像処理装置では、このような構成を補助演算処理部309aと補助演算処理部309bとの2つ持ち、SIMD型のデータ演算処理部300と連携して画像処理をおこなうようにしている

[0071]

補助演算処理部309a,309bがデータ演算処理部300と連携して画像

処理をおこなうことにより、画像処理プロセッサー204は、複雑な画像処理を も高速に処理することができる。また、補助演算処理部を複数設けることにより 、複数の画像データに対して非SIMD型の補助演算処理部では不利な画像処理 演算を同時に実行することができる。このため、本実施の形態における画像処理 装置は、たとえばコピーやファクシミリとしての動作を並行しておこなう、マル チファンクション動作を実現することができる。

[0072]

一方、データ演算処理部300には、演算処理を実行する図示しないCPUや、CPUの演算処理に用いられるプログラムなどを記憶するROM、演算結果を記憶するRAMを備えたメモリー部が設けられている。データ演算処理部300は、このCPUのプロセッサーエレメント(PE)と外部とのデータインターフェースであるレジスタR0~レジスタR23を有している。

[0073]

このうち、レジスタR0〜レジスタR19は、レジスタR0〜レジスタR5の ブロックと、レジスタR6、レジスタR7のブロックと、レジスタR8〜レジス タR13のブロックと、レジスタR14〜レジスタR19のブロックとに分割されている。

[0074]

そして、レジスタR0〜レジスタR5は、メモリースイッチ301aに接続されるメモリーコントローラー305bによって使用される。レジスタR6、レジスタR7は、メモリースイッチ301bに接続されたメモリーコントローラー305bによって使用される。

[0075]

また、レジスタR8~レジスタR13は、メモリースイッチ301 cに接続されたメモリーコントローラー305 bおよびメモリーコントローラー305 aによって使用され、レジスタR14~レジスタR19は、メモリースイッチ301 dに接続されたメモリーコントローラー305 aによって使用される。さらに、レジスタR20、R21は、補助演算処理部309 aに、レジスタR22、R23は、補助演算処理部309 bに使用される。

[0076]

また、バススイッチ302aは、データ演算処理部300のレジスタR0~レジスタR3を使用するメモリーコントローラー305bに接続する。バススイッチ302bは、レジスタR4、レジスタR5を使用するメモリーコントローラー305bに接続する。そして、バススイッチ302cは、レジスタR6~レジスタR9を使用するメモリーコントローラー305bに接続している。

[0077]

このように構成された画像処理プロセッサー204は、SIMD型のデータ演算処理部300に記憶されたプログラムにしたがい、以下のように動作する。本実施の形態の画像処理プロセッサー204は、データ入出力用バス306a,306b,306c,306d,306eを介して画像データ制御部203から画像データとともに制御信号を入力する。

[0078]

この制御信号および画像データは、バススイッチ302a, 302b, 302cを通じてメモリーコントローラー305a、メモリーコントローラー305bに入力する。そして、メモリーコントローラー305a, 305bから、レジスタR0~R13を介してデータ演算処理部300のCPUに入力する。

[0079]

一方、データ演算処理部300が内蔵するメモリー部には、コピー、あるいはファクシミリといった画像処理装置の動作モードに適したRAM307の接続モードが記憶されている。CPUは、画像データとともに入力した制御信号、あるいは画像データを入力したレジスタの番号に基づいて動作モードを判定し、この動作モードに適したRAM307の接続モードを選択する。そして、この接続モードのとおりにRAM307がデータ演算処理部300と接続するよう、各レジスタにメモリーコントローラー制御用の所定の値を設定する。

[0080]

メモリーコントローラー305 a およびメモリーコントローラー305 b は、この値を参照し、それぞれが接続するメモリースイッチ301 a, 301 b, 301 c に対する制御信号を生成する。メモリースイッチ301 a, 301 b, 3

01 cは、この制御信号にしたがってってそれぞれ接続する複数のRAM307をデータ演算処理部300に対して選択的に接続し、各レジスタを使用するRAM307の容量を変更することによって各画像形成動作にあてられるメモリー容量を変更する。

[0081]

また、本実施の形態のデータ演算処理部300のCPUが内蔵するメモリー部には、画像処理装置の動作モードに適したバススイッチ302a,302b,302cによるデータ入出力用バス306a,306b,306c,306d,306eの接続モードが記憶されている。

[0082]

CPUは、画像データとともに入力した制御信号、あるいは画像データを入力したレジスタの番号に基づいて動作モードを判定し、この動作モードに適したバススイッチ302a,302b,302cの接続モードを選択する。そして、この接続モードのとおりにバススイッチ302a,302b,302cがデータ入出力用バス306a,306b,306c,306d,306eをスイッチングするよう、各レジスタにメモリーコントローラー制御用の所定の値を設定する。

[0083]

メモリーコントローラー305a,305bは、この値を参照し、直接、あるいはメモリースイッチ301a,301b,301cを介してバススイッチ302a,302b,302cに対する制御信号を生成し、出力する。バススイッチ302a,302b,302cは、この制御信号にしたがってそれぞれデータ入出力用バス306a,306eを制御し、各レジスタに対するデータ入出力用バス306a,306e、306c,306d,306eのデータ入出力用バス306a,306b,306c,306d,306eのデータ入出力用バス306a,306b,306c,306d,

[0084]

以下、上述したRAMの接続モード、バススイッチの接続モードについて、具体的に説明する。

(RAMの接続モード)

以下、本実施の形態のRAMの接続モードを、

- (1) メモリースイッチ301a, 301c, 301dにおける接続モード
- (2) メモリースイッチ301bにおける接続モード として説明する。

[0085]

(1)図6は、メモリースイッチ301a~301dのうち、メモリースイッチ301bを除くメモリースイッチ301a,301c,301dにおけるRAM307の接続モードを示した図である。図示するように、本実施の形態のメモリースイッチ301a,301c,301dは、いずれもモードA~モードGの7つの接続モードを備えている。なお、この接続モードは、メモリースイッチ301a,301c,301dのいずれについても同様である。このため、ここではメモリースイッチ301aについてのみ説明し、メモリースイッチ301c,301dの説明については、省略するものとする。

[0086]

「モードA」

モードAでは、レジスタR0~レジスタR5とメモリースイッチ301aとに接続された6個のメモリーコントローラー305bが2個ずつの3組に分けて使用され、各組のメモリーコントローラー305bは、それぞれ2個のRAM307と接続する。モードAでは、各組(R0,R1組、R2,R3組、R4,R5組)のレジスタに接続されるRAM307を、1個のRAM307に対してノーマルアクセスする(RAM1個ノーマルアクセスモード)、2個のRAM307を一つの記憶領域とし、この2個のRAM307に対して交互にアクセス(トグルアクセス)する(RAM1個トグルアクセスモード)、2個のRAM307に対してノーマルアクセスする(RAM2個ノーマルアクセスモード)の3通りのうちいずれか一つの方法で使用することができる。

[0087]

なお、トグルアクセスの指定は、データ演算処理部300が各レジスタにメモリーコントローラー制御用の所定の値を設定する際、RAMトグル指示ビットを書き込むことによっておこなわれる。なお、このような各組におけるRAM30

7に対するアクセス方法の組合せは、図7のように表される。

[0088]

より具体的に説明すれば、たとえば、レジスタRO、レジスタR1を使用するRAM307がいずれもRAM1個ノーマルアクセスモードに設定された場合、メモリースイッチ301aは、レジスタRO、レジスタR1にそれぞれ1個ずつRAM307を接続する。接続されたRAM307は、それぞれがデータ演算処理部300の画像処理に使用される1記憶領域として機能する。

[0089]

また、レジスタR 0、レジスタR 1を使用するRAM 3 0 7がRAM 1個トグルアクセスモードに設定された場合、メモリースイッチ 3 0 1 a は、2個のRAM 3 0 7を共にレジスタR 0 に接続する。共にR 0 に接続されたRAM 3 0 7は、メモリーコントローラー 3 0 5 b、メモリースイッチ 3 0 1 a によって交互に切り替えられ、データ演算処理部 3 0 0 の画像処理に使用される 1 記憶領域として機能する。

[0090]

さらに、レジスタRO、レジスタR1を使用する2つのRAM307がRAM 2個ノーマルアクセスモードに設定された場合、各RAM307は、共にレジス タROに接続されたものと同様に機能する。したがって、RAM2個ノーマルア クセスモード時には、RAM1個ノーマルアクセスモード時の2倍の記憶容量を 持つRAMを一つのレジスタで使用するのと同様の効果を得ることができるよう になる。

[0091]

モードB~Gは、データ演算処理部300にメモリーコントローラー305b、メモリースイッチ301aを介して接続される6個のRAM307の組合せを切り替えることにより、データ演算処理部300に接続されるRAM307の容量を変更するものである。

[0092]

「モードB」

モードBでは、図6のように、レジスタR0を2個のRAM307で使用する

。メモリースイッチ301aは、この2個のRAMをレジスタR0と接続し、RAM2個ノーマルアクセスモードに設定する。また、レジスタR1、レジスタR3は、それぞれ1個のRAM307に使用される。この各RAM307は、RAM1個ノーマルアクセスモードに設定される。さらに、レジスタR4、レジスタR5を使用する2つのRAM307は、図6で示した組合せでRAM1個ノーマルアクセスモード、RAM2個ノーマルアクセスモード、あるいはRAM1個トグルモードに設定される。

[0093]

「モードC」

モードCでは、図6のように、レジスタR0を4個のRAM307で使用する。メモリースイッチ301aは、この4個のRAM307を2個ずつ2組に分け、各組のRAM307でそれぞれトグルアクセスさせる(RAM2個トグルモード)ようにレジスタR0と接続する。また、レジスタR4、レジスタR5を使用する2つのRAM307は、図6で示した組合せでRAM1個ノーマルアクセスモード、RAM2個ノーマルアクセスモード、あるいはRAM1個トグルモードに設定される。

[0094]

「モードDi

モードDでは、図6のように、レジスタR0を3個のRAM307で使用するものとする。メモリースイッチ301 aは、この3個のRAM307のそれぞれを、それぞれがレジスタR0からノーマルアクセスされる(RAM3個ノーマルアクセスモード)ようレジスタR0と接続する。この方法により、モードDでは、レジスタR0にRAM307の記憶領域の3倍の記憶領域を持ったRAMを接続したのと同様の効果を得ることができる。

[0095]

また、モードDでは、図6のように、レジスタR2、レジスタR3を2個のRAM307で使用する。メモリースイッチ301aは、このRAM307を、図6で示した組合せでRAM1個ノーマルアクセスモード、RAM2個ノーマルアクセスモード、あるいはRAM1個トグルモードに設定されるようレジスタR2

、レジスタR3と接続する。さらに、レジスタR4は、1個のRAM307で使用される。このRAMは、RAM1個ノーマルアクセスモードに設定される。

[0096]

「モードE」

モードEでは、図6のように、レジスタR0を3個のRAM307で使用する。メモリースイッチ301aは、この3個のRAM307をRAM3個ノーマルアクセスモードに設定するようにレジスタR0と接続する。そして、レジスタR1、レジスタR3、レジスタR4をそれぞれ1個のRAM307で使用し、このRAM307をそれぞれRAM1個ノーマルアクセスモードに設定する。

[0097]

「モードF」

モードFでは、図6のように、レジスタR0、レジスタR2がそれぞれ3個の RAM307で使用される。そして、メモリースイッチ301aは、この3個の RAM307をいずれもRAM3個ノーマルアクセスモードに設定する。

[0098]

「モードG」

モードGでは、図6のように、レジスタR0を6個のRAM307で使用する。そして、メモリースイッチ301aは、この6個のRAM307を2個ずつ3組に分け、各組のRAM307をトグルアクセスする(RAM3個トグルモード)ように3個のRAM307とレジスタR0とを接続する。

[0099]

(2) 図8は、メモリースイッチ301bにおけるRAM307の接続モードを示した図である。図示するように、本実施の形態のメモリースイッチ301bは、モードH~モードJの3つの接続モードを備えている。メモリースイッチ301bに接続されたメモリーコントローラー305bは、データ演算処理部300のレジスタR6、レジスタR7を使用する。

[0100]

「モードH」

モードHでは、図8に示すように、レジスタR6、レジスタR7をそれぞれ1

個のRAM307が使用する。メモリースイッチ301bは、このRAM307 を、RAM1個ノーマルアクセスモードに設定する。

[0101]

「モードI」

モードIでは、図8に示すように、レジスタR6を2個のRAM307が使用する。メモリースイッチ301bは、このRAM307を、RAM1個トグルアクセスモードに設定する。

[0102]

「モードJ」

モードJでは、図8に示すように、レジスタR6を2個のRAM307が使用 する。メモリースイッチ301bは、このRAM307を、RAM2個ノーマル アクセスモードに設定する。

[0103]

本実施の形態では、以上のようにして、データ演算処理部300の各レジスタを使用するRAM307の容量を変更する。この変更処理により、各レジスタを使用しておこなわれる画像処理の動作モードにあてられるRAM307の容量が変更できる。このような処理によれば、画像処理に比較的大量の記憶容量を必要とする動作モードに多くのRAM307をあてる一方、比較的画像処理に記憶容量を必要としない動作モードにあてられるRAM307を抑えることができる。

[0104]

したがって、以上述べた本実施の形態は、複数の動作モードを実現できるプログラマブルな画像処理装置において、RAM307をこの動作モードに応じて最適に組み合わせ、画像処理装置に備えられたRAMを有効に活用することができる。

[0105]

(データ入出力用バスの接続モード)

つぎに、本実施の形態のデータ入出力用バスの接続モードを、

- (1) バススイッチ302a, 302cにおける接続モード
- (2) バススイッチ302bにおける接続モード

として説明する。

[0106]

(1) 図9は、バススイッチ302a~302cのうち、バススイッチ302a,302cおけるデータバスの接続モードを示した図である。図示するように、本実施の形態のバススイッチ302a,302cは、いずれもモードK~モードUの11個の接続モードを備えている。なお、この接続モードは、バススイッチ302a,302cで同様であるため、ここではバススイッチ302aについてのみ説明し、バススイッチ302cについての説明は、省略するものとする。なお、以下の説明は、いずれもデータ入出力用バス306a,306bのうち、画像データの入出力について述べるものである。

[0107]

バススイッチ302aは、データ入出力用バス306a,306bと接続されている。データ入出力用バス306a,306bとデータ演算処理部300のPEとのインターフェースは、データ演算処理部300のレジスタR0~レジスタR3によっておこなわれる。このレジスタR0~レジスタR3がすべて8ビット幅のデータ転送幅を持つことから、バススイッチ302a,302cとPEとがデータの入出力をおこなう場合、入出力するデータは、メモリーコントローラー305bを介して8ビットデータに変換される。

[0108]

「モードK」

モードKでは、バススイッチ302aが、図9のようにデータ入出力用バス306a(図中データ入出力用バス0と記す)の下位8ビット、上位8ビットをそれぞれレジスタR0、レジスタR1に接続する。また、データ入出力用バス306b(図中データ入出力用バス1と記す)の下位8ビット、上位8ビットをそれぞれレジスタR2、レジスタR3に接続する。

[0109]

「モードL」

モードLでは、バススイッチ302aが、図9のようにデータ入出力用バス306a(図中データ入出力用バス0と記す)の下位8ビット、上位8ビットをそ

れぞれレジスタR0、レジスタR1に接続する。また、データ入出力用バス306b(図中データ入出力用バス1と記す)の下位8ビット、上位8ビットをいずれもレジスタR2に接続する。

[0110]

「モードMı

モードMでは、バススイッチ302aが、図9のようにデータ入出力用バス306a(図中データ入出力用バス0と記す)の下位8ビット、上位8ビットをそれぞれレジスタR0、レジスタR1に接続する。また、データ入出力用バス306b(図中データ入出力用バス1と記す)の下位8ビット、上位8ビットをいずれもレジスタR3に接続する。

[0111]

「モードN」

モードNでは、バススイッチ302aが、図9のようにデータ入出力用バス306a(図中データ入出力用バス0と記す)の下位8ビット、上位8ビットをいずれもレジスタR0に接続する。また、データ入出力用バス306b(図中データ入出力用バス1と記す)の下位8ビット、上位8ビットを、それぞれレジスタR2、レジスタR3に接続する。

[0112]

「モード〇」

モードOでは、バススイッチ302aが、図9のようにデータ入出力用バス306a(図中データ入出力用バス0と記す)の下位8ビット、上位8ビットをいずれもレジスタR0に接続する。また、データ入出力用バス306b(図中データ入出力用バス1と記す)の下位8ビット、上位8ビットを、いずれもレジスタR2に接続する。

[0113]

「モードP」

モードPでは、バススイッチ302aが、図9のようにデータ入出力用バス306a(図中データ入出力用バス0と記す)の下位8ビット、上位8ビットをいずれもレジスタR0に接続する。また、データ入出力用バス306b(図中デー

タ入出力用バス1と記す)の下位8ビット、上位8ビットを、いずれもレジスタ R3に接続する。

[0114]

「モードQ」

モードQでは、バススイッチ302aが、図9のようにデータ入出力用バス306a(図中データ入出力用バス0と記す)の下位8ビット、上位8ビットをいずれもレジスタR1に接続する。また、データ入出力用バス306b(図中データ入出力用バス1と記す)の下位8ビット、上位8ビットを、それぞれレジスタR2、レジスタR3に接続する。

[0115]

「モードR」

モードRでは、バススイッチ302aが、図9のようにデータ入出力用バス306a (図中データ入出力用バス0と記す)の下位8ビット、上位8ビットをいずれもレジスタR1に接続する。また、データ入出力用バス306b (図中データ入出力用バス1と記す)の下位8ビット、上位8ビットを、いずれもレジスタR2に接続する。

[0116]

「モードS」

モードSでは、バススイッチ302aが、図9のようにデータ入出力用バス306a(図中データ入出力用バス0と記す)の下位8ビット、上位8ビットをいずれもレジスタR1に接続する。また、データ入出力用バス306b(図中データ入出力用バス1と記す)の下位8ビット、上位8ビットを、いずれもレジスタR3に接続する。

[0117]

「モードT」

モードTでは、バススイッチ302aが、図9のようにデータ入出力用バス306a(図中データ入出力用バス0と記す)の下位8ビット、上位8ビットおよびデータ入出力用バス306b(図中データ入出力用バス1と記す)の下位8ビット、上位8ビットを、いずれもレジスタR0に接続する。

[0118]

「モードU」

モードUでは、バススイッチ302aが、図9のようにデータ入出力用バス306a(図中データ入出力用バス0と記す)の下位8ビット、上位8ビットおよびデータ入出力用バス306b(図中データ入出力用バス1と記す)の下位8ビット、上位8ビットを、いずれもレジスタR1に接続する。

[0119]

(2) 図10は、バススイッチ302bにおけるデータ入出力用バス306a 、306bの接続モードを示した図である。図示するように、本実施の形態のバススイッチ302bは、モードV~モードXの3つの接続モードを備えている。バススイッチ302bは、データ入出力用バス306cと接続されている。データ入出力用バス306cとデータ演算処理部300内部のPEとのインターフェースは、データ演算処理部300のレジスタR4、レジスタR5によっておこなわれる。

[0120]

このレジスタR4, レジスタR5についても、バススイッチ302bとPEと がデータの入出力をおこなう場合、入出力するデータは、メモリーコントローラ -305bを介して8ビットデータに変換される。

[0121]

「モードV」

モードVでは、バススイッチ302aが、図10のようにデータ入出力用バス306c(図中データ入出力用バス2と記す)の下位8ビット、上位8ビットを、それぞれレジスタR4、レジスタR5に接続する。

[0122]

「モードW」

モードWでは、バススイッチ302aが、図10のようにデータ入出力用バス306c(図中データ入出力用バス2と記す)の下位8ビット、上位8ビットを、いずれもレジスタR4に接続する。

[0123]

「モードX」

モードXでは、バススイッチ302aが、図10のようにデータ入出力用バス306c(図中データ入出力用バス2と記す)の下位8ビット、上位8ビットを、いずれもレジスタR5に接続する。

[0124]

本実施の形態では、以上のようにして、データ演算処理部300の各レジスタに接続するバス幅を変更する。この変更処理により、各レジスタを使用しておこなわれる画像処理の動作モードにあてられるバス幅が変更できる。このような処理によれば、データ入出力用バスとRAMとの間のデータ転送幅を動作モードが最適化でき、複数の動作モードのうち、各動作モードにおいて入出力するデータの形態に柔軟に対応することができる。

[0125]

つぎに、以上説明した本実施の形態処理を、図11、図12、図13に示したフローチャートで説明する。このフローチャートのうち、図11は、RAMおよびデータ入出力用バス接続の処理全体を説明する図である。

[0126]

また、図12は、図11に示した処理のうち、メモリーコントローラーおよび メモリースイッチによっておこなわれるRAM接続の処理をより具体的に説明す るフローチャート、図13は、メモリーコントローラーおよびバススイッチによ っておこなわれるデータ入出力用バス接続の処理をより具体的に説明するフロー チャートである。

[0127]

図11のフローチャートでは、まず、データ演算処理部300のCPUがメモリーコントローラー制御用の値を各レジスタに設定する(S1101)。メモリーコントローラー305 bは、ステップS1101でレジスタに設定された設定値を判別し、メモリースイッチ301a,301b,301cを制御するための制御信号を生成する(S1102)。メモリースイッチ301a,301b,301cは、ステップS1102で生成された制御信号にしたがって、それぞれに接続されているRAM307をスイ

ッチングする(S1103)。

[0128]

また、メモリーコントローラー305a、あるいはメモリーコントローラー305bは、ステップS1101でレジスタに設定された設定値を判別し、バススイッチ302a,302b,302cを制御するための制御信号を生成する(S1104)。バススイッチ302a,302b,302cは、ステップS1102で生成された制御信号にしたがって、それぞれに接続されているデータ入出力用バス306a,306b,306c,306d,306eをスイッチングし(S1105)、処理を終了する。

[0129]

また、図12に示したフローチャートのように、メモリーコントローラー305a,305bは、データ演算処理部300の各レジスタのうち、メモリーコントローラー制御用レジスタの設定値を判別する(S1201)。そして、この設定値を基づいて、各レジスタに接続され、このレジスタを使用するRAM307のノーマルアクセス、トグルアクセスの設定の別を表すノーマル/トグル制御信号を発生する(S1202)。さらに、メモリーコントローラー305a,305bは、判別したレジスタの設定値に基づき、トグルアクセスモードに設定されたRAM307に対してトグル動作するトグル動作制御信号を生成する(S1203)。

[0130]

ノーマル/トグル制御信号、およびトグル動作制御信号は、メモリースイッチ301a,301b,301cに入力する。メモリースイッチ301a,301b,301cは、このような制御信号からRAM307の接続モードを判定する(S1204)。そして、この接続モードに応じてトグル動作させるべきRAM307に対してはトグル動作を実行するようスイッチングし(S1205)、接続モードに応じてRAM307をデータ演算処理部300の各レジスタと接続、あるいは分離(スイッチング)して記憶領域を分離する(S1206)。

[0131]

また、図13に示したフローチャートのように、メモリーコントローラー30

5 a、305 bは、データ演算処理部300の各レジスタのうち、メモリーコントローラー制御用レジスタの設定値を判別(S1301)し、この判別結果に基づいてバススイッチ302a,302b,302cを制御するバススイッチ制御信号を生成する(S1302)。

[0132]

このバススイッチ制御信号はバススイッチ302a,302b,302cに入力する。バススイッチ302a,302b,302cは、バススイッチ制御信号に基づいてデータ入出力用バス306a,306b,306cの接続モードを判定し(S1303)、この接続モードに応じてデータ入出力用バス306a,306b,306cとデータ演算処理部300の各レジスタとを接続、あるいは分離(スイッチング)する(S1304)。

[0133]

なお、以上、本実施の形態で説明した画像処理方法は、あらかじめ用意されたプログラムをコンピュータで実行することにより実現される。このプログラムは、ハードディスク、フロッピーディスク、CD-ROM、MO、DVD等のコンピュータで読み取り可能な記録媒体に記録され、コンピュータによって記録媒体から読み出されることによって実行される。またこのプログラムは、上記記録媒体を介して、また伝送媒体として、インターネット等のネットワークを介して配布することができる。

[0134]

【発明の効果】

以上説明したように、請求項1に記載の発明によれば、複数の画像形成動作の 実現し、さらに、このうちの画像処理を複数のデータに対して同時に実行するこ とが可能な画像処理装置が得られるという効果を奏する。

[0135]

また、請求項2に記載の発明によれば、画像形成動作ごとに、使用されるメモリー容量を変更することにより、各画像形成動作で使用されるデータの形態に柔軟に対応してメモリーを有効に活用することができる。このため、システム全体として最適な制御が可能な画像処理装置が得られるという効果を奏する。

[0136]

また、請求項3に記載の発明によれば、各画像形成動作ごとに、画像データの 転送幅を変更することにより、各画像形成動作で使用されるデータの形態に柔軟 に対応してデータ入出力用のバスを有効に活用することができる。このため、シ ステム全体として最適な制御が可能な画像処理装置が得られるという効果を奏す る。

[0137]

また、請求項4に記載の発明によれば、SIMD型の演算手段と、非SIMD型の演算手段との両方を備えることができ、演算処理に適した演算手段を用いて処理を実行することができる。このため、演算処理の方式によらず、最適な制御が可能な画像処理装置が得られるという効果を奏する。

[0138]

また、請求項5に記載の発明によれば、画像形成動作ごとに、使用されるメモリー容量を変更することにより、各画像形成動作で使用されるデータの形態に柔軟に対応してメモリーを有効に活用することができる。このため、システム全体として最適な制御が可能な画像処理方法が得られるという効果を奏する。

[0139]

また、請求項6に記載の発明によれば、各画像形成動作ごとに、画像データの 転送幅を変更することにより、各画像形成動作で使用されるデータの形態に柔軟 に対応してデータ入出力用のバスを有効に活用することができる。このため、シ ステム全体として最適な制御が可能な画像処理方法が得られるという効果を奏す る。

[0140]

また、請求項7に記載の発明にかかる記憶媒体によれば、請求項5および6に 記載された方法をコンピュータに実行させるプログラムを記録したことで、その プログラムを機械読み取り可能となり、これによって、請求項5および6の動作 をコンピュータによって実現することができるという効果を奏する。

【図面の簡単な説明】

【図1】

本発明の実施の形態にかかる画像処理装置の構成を機能的に示すブロック図である

【図2】

本発明の実施の形態にかかる画像処理装置のハードウエア構成の一例を示すブロック図である。

【図3】

本発明の実施の形態にかかる画像処理プロセッサーの構成を示す説明図である

【図4】

一般的なSIMD型の演算処理装置の構成を示す説明図である。

【図5】

図3に示した補助演算処理部の動作について具体的に示す説明図である。

【図6】

図3に示したメモリースイッチにおけるRAMの接続モードを示した説明図である。

【図7】

図6に示したRAMに対するアクセス方法の組合せを示す説明図である。

【図8】

図3に示した他のメモリースイッチにおけるRAMの接続モードを示す説明図である。

【図9】

図3に示したバススイッチにおけるデータバスの接続モードを示す説明図である。

【図10】

図3に示した他のバススイッチにおけるデータバスの接続モードを示す説明図 である。

【図11】

本発明の実施の形態にかかる画像処理方法のうち、RAMおよびデータ入出力 用バス接続の処理全体を示すフローチャートである。

【図12】

本発明の実施の形態にかかる画像処理方法のうち、メモリーコントローラーおよびメモリースイッチによっておこなわれるRAM接続の処理をより具体的に説明するフローチャートである。

【図13】

本発明の実施の形態にかかる画像処理方法のうち、メモリーコントローラーおよびバススイッチによっておこなわれるデータ入出力用バス接続の処理をより具体的に説明するフローチャートである。

【符号の説明】


- 100 画像データ制御ユニット
- 101 画像読み取りユニット
- 102 画像メモリー制御ユニット
- 103 画像処理ユニット
- 104 画像書込ユニット
- 201 読取ユニット
- 202 センサー・ボード・ユニット
- 203 画像データ制御部
- 204 画像処理プロセッサー
- 205 ビデオ・データ制御部
- 210 シリアルバス
- 211 プロセス・コントローラー
- 220 パラレルバス
- 221 画像メモリー・アクセス制御部
- 222 メモリー・モジュール
- 224 ファクシミリ制御ユニット
- 231 システム・コントローラー
- 234 操作パネル
- 300 データ演算処理部
- 301a, 301b, 301c, 301d メモリースイッチ

特平11-353974


- 302a, 302b, 302c バススイッチ
- 305a, 305b メモリーコントローラー
- 306a, 306b, 306c, 306d, 306e データ入出力用バス
- 307 RAM
- 309a, 309b 補助演算処理部
- 401 レジスター
- 402 マルチプレクサー
- 403 バレルシフター
- 404 論理演算器
- 405 アキュムレーター
- 406 テンポラリー・レジスター

【書類名】 図面


【図1】




【図2】




【図3】



【図4】



【図5】



【図6】

						- 1			
レジスタ5(R5)	/RAM2個 /トグル	KAM 11個人 KAM 21回 ノーマル人トグル RAM 11個人RAM 21個 ノーマル人トグル	RAM1個/2個 ノーマル/トグル			i			
レジスタ4(R4)	RAM1個/ ノーマル		RAM1個/ ノーマル	RAM1個/ ノーマル	RAM1個/ ノーマル	RAM11 ノーマル	RAM1個 ノーマル	RAM1個 ノーマル	l
レジスタ3(R3)	AM1個/RAM2個 ハーマル/トグル	RAM1個 ノーマル	1	IAM1個/RAM2個 ノーマル/トグル	RAM1個 ノーマル	1			
レジスタ2(R2)	RAM1個/RAM2個 ノーマル/トグル	I	I	RAM1個/RAM2個 ノーマル/トグル	1	RAM3個 ノーマル	1		
レジスタ1(R1)	/RAM2個 /トグル	RAM1個 ノーマル	I	1	RAM1個 ノーマル		-		
モードレジスタ0(R0) レジスタ1(R1) レジスタ2(R2) レジスタ3(R3) レジスタ4(R4) レジスタ5(R5)	RAM2個/RAM2個 ノーマル/トグル	RAM2個 ノーマル	RAM2個 トグル	RAM3個 ノーマル	RAM3個 ノーマル	RAM3個 ノーマル	RAM3個 トグル		
十 7 天	∢	В	O	۵	ш	IL.	Ø		

【図7】

レジスタ0,2,4 (R0,R2,R4)	レジスタ1,3,5 (R1,R3,R5)
RAM1個ノーマル	RAM1個ノーマル
RAM1個トグル	_
RAM2個ノーマル	

【図8】

モード	レジスタ6 (R6)	レジスタ7 (R7)	
H	RAM1個ノーマル	RAM1個ノーマル	
1	RAM1個トグル	_	
J	RAM2個ノーマル		


【図9】

モード	レジスタ0(R0) 入出力	レジスタ1(R1) 入出力	レジスタ2(R2) 入出力	レジスタ3(R3) 入出力
К	データ入出力用 バス0下位8bit	データ入出 カ 用 バス0上位8bit	データ入出力用 バス1下位8bit	データ入出力用 バス1上位8bit
L	データ入出力用 バス0下位8bit	データ入出力用 バス0上位8bit	データ入出力用 バス1-16bit	
М	データ入出力用 バス0下位8bit	データ上出力用 バス0上位8bit	- -	データ入出力用 バス1-16bit
N	データ入出力用 バス0-16bit	_	データ入出力用 バス1下位8bit	データ入出力用 バス1上位8bit
0	データ入出カ用 バス0-16bit	_	データ入出力用 バス1-16bit	
P	データ入出力用 バス0-16bit	_		データ入出力用 バス1-16bit
Q	_	データ入出力用 バス0-16bit	データ入出力用 バス1下位8bit	データ入出力用 バス1上位8bit
R	-	データ入出力用 バス0-16bit	データ入出力用 バス1-16bit	-
s	_	データ入出力用 バス0-16bit	_	データ入出力用 バス1-16bit
Т	データ入出力用 バス0,1-32bit	_	_	_
U		データ入出力用 バス0,1-32bit	_	


【図10】

モード	レジスタ4(R4) 入出力	レジスタ5(R5) 入出力
V	データ入出力用 バス2下位8bit	データ入出力用 バス2上位8bit
w	データ入出力用 バス2-16bit	
х		データ入出力用 バス2-16bit


【図11】



【図12】



【図13】



特平11-353974

【書類名】

要約書

【要約】

【課題】 多機能画像処理装置の資源の有効活用を図り、システム全体として最適な制御が可能な画像処理装置を提供する。

【解決手段】 複数の画像形成動作を実現できるプログラマブルな画像処理プロセッサー204に、SIMD型のデータ演算処理部300、複数のRAM307 およびメモリーコントローラー305a, 305b, メモリースイッチ301a ~301dを備え、メモリーコントローラー305aおよびメモリースイッチ301a~301dが、複数のRAM307をデータ演算処理部300に対して選択的に接続し、複数の画像形成動作のうちの各画像形成動作にあてられるメモリー容量を変更する。

【選択図】

図3

出願人履歴情報

識別番号

[000006747]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都大田区中馬込1丁目3番6号

氏 名 株式会社リコー